14 乘法器
顺序乘法
用一个开关来决定，下面的输出是完全复制输入，还是将输出全部设置为 0
把对应的线路错位连接，起到位移的作用
控制测试：通过一个时钟信号，来控制左移、右移以及重新计算乘法和加法的时机。
虽然节约电路，但是慢：
要进行 4 组“位移 + 加法”的操作，而且不能同时进行。
顺序乘法器硬件进行计算的时间复杂度是 O(N) （ N，乘法的数里面的位数）。
并行计算乘法加速
顺序乘法同步执行
通过并联更多的 ALU，加上更多的寄存器，加速乘法
电路展开并行加速
- 门延迟（Gate Delay）
加法器中每一个全加器，都要等待上一个全加器，把对应的进入输入结果算出来，才能算下一位的输出。位数越多，越往高位走，等待前面的步骤就越多。
一个全加器，有 3T 的延迟（进位需要经过 3 个门电路）。4 位整数，最高位的计算需要等待前面三个全加器的进位结果，要等 9T 的延迟。64 位整数，要是 63×3=189T 的延迟。
- 时钟频率
想要用更少的电路，计算的中间结果需要保存在寄存器里面，等待下一个时钟周期的到来，控制测试信号才能进行下一次移位和加法。
完全展开电路，高位的进位和计算结果，可以和低位的计算结果同时获得。电路是天然并行的，一个输入信号，可以同时传播到所有接通的线路当中。
电路变复杂，晶体管变多。
通过更多的晶体管，可以拿到更低的门延迟，以及用更少的时钟周期完成一个计算指令。